1. 组件介绍
这里使用的组件是:
电源(VCC)数字电源-CLOCK数字时钟逻辑分析仪(XLA)数字地SPDT单刀双掷开关D触发器芯片二、原理分析
我们先来说一下D触发器的原理:
D触发器芯片共有6个:D输入、输入、Clear输入、Q\{Q}Q输出、Q‾\{\{Q}}Q输出、Clock时钟输入
对应的输入输出电平值:DCLK‾\{\{CLK}}CLKQ\{Q}QQ‾\{\{Q}}Q
↓
↓
↓ = 时钟从高电平到低电平
根据表中D输入输出值
分频器原理:
根据时钟输入信号的上升沿(或下降沿)触发一次的时间为一个周期(这里的一个周期是输入时钟脉冲的一个周期),每变化一个周期就实现一次信号翻转() 。 D触发器与JK触发器的不同之处在于它可以在芯片内部实现信号反转。 信号反转需要通过 Q‾\{\{Q}}Q 输出来实现。 Q‾\{\{Q}}Q输出信号为 D 如果输入信号是非信号(相反信号),则 Q‾\{\{Q}}Q输出信号将用作 D输入下一时刻的信号,实现信号的翻转。 要实现实时翻转,对D输入端的初始信号没有要求。
并且要求不会受到和清除的影响。 需要同时连接Clear和高电平(实验中Clear和Clear为低电平有效)。 其实完整的运行过程是D一开始没有信号输入,时钟下降沿触发Q‾\{\{Q}}Q输出到D输入,使得Q\{Q}Q输出信号变成初始信号Q‾\{\{Q}}Q的相反值,实现翻转,时钟每经过一个周期翻转一次,翻转两次,形成输出信号的一个周期。 那么输出信号的一个周期在时间上相当于输入时钟信号的两个周期,从而实现D触发器的分频。
调整为允许全局概览(时钟数量调整为 4)
棕色线5是100HZ、50%占空比的输入时钟脉冲。
4 蓝线为双向频率
6 浅红线为四路频率
8条浅蓝色线是第八分频器
10 浅绿线为第十六分频器
图中的D触发器芯片是下降沿触发的
其实可以查一下相关的芯片信息,描述为
它们是双正/平均边缘 d 型触发器。
意味着芯片实际上是上升沿触发的,这就是为什么您会看到逻辑分析仪上的信号转变为上升沿
查看相关芯片信息来源
源文件下载
实际的逻辑符号是:
可以看到时钟输入是上升沿触发的
因此
该芯片的实际真值表:DCLKQ\{Q}QQ‾\{\{Q}}Q
↑
↑
↑ = 时钟从低电平到高电平
用二分频输出信号作为下一个JK触发器时钟输入信号,实现二分频器的分频,即四分频器的分频,以此类推...
3、模拟实验
需要快速绘制的朋友可以直接复制下图中的接线即可。
下图是如何实现第十六划分的示例:
将输入和清除输入同时连接为高电平
D输入连接到Q‾\{\{Q}}Q输出,实现时钟上升沿翻转
如下图所示,除以两个频率
逻辑分析仪显示如下图
注意设置适当的数字时钟频率和逻辑分析仪接受频率以显示合适的图像
(本次仿真实验选择数字时钟频率为100HZ,接收时钟频率为200HZ,显示时钟格数为2-4为最佳)
将Q\{Q}Q输出连接到下一个D触发器时钟端,其他引脚与第一个引脚的接线方式相同
实现四分频如下图
逻辑分析仪显示如下图
等等实现多频
希望它能在你迷失时为你提供帮助。 你的知识有限。 如有学术错误,请及时指正。 感谢大家的阅读。
(^^)/▽ ▽\(^^)