chanong 4. 是由FFa、FFb、FFc组成的十六进制计数器。 【7-3】在二进制异步计数器中，请填写下表中正确的进位端或借位端（Q 或）。 触发模式。 计数器类型。 加法计数器。 减法计数器。 上升沿触发。 从 ( ) 端子引出。 从 ( ) 终端携带。 借位由下降沿触发，进位由( )端子触发。 借位由 ( ) 端子触发。 解：表7-3 [7-4] 电路如图(a)所示，假设初始状态=000。 1、尝试分析由FF1和FF0组成的基址计数器； 2.说明整个电路是一个基数计数器。 列出状态转换表并绘制完整的状态转换图和CP作用下的波形图。 (a) (b) 说明： 1. 是由 FF1 和 FF0 组成的三进制加法计数器（过程略） 2. 整个电路是一个十六进制计数器。 状态转换表（略）、完整的状态转换图以及CP作用下的波形图如下。 【7-5】某移位寄存器型计数器的状态转换表如表所示。 请完成图中计数器的逻辑图并添加必要的门电路。 要求：写出求解步骤并画出完整的状态转移图。 （Q3为高位） 表图：根据状态转移表绘制子状态卡诺图，并求出状态方程。 ; ; ；根据状态方程写出驱动方程。 ; ; ; 验证自动启动并绘制完整的状态转换图。 该电路是自启动的。 电路图如下所示。 [7-6]图（a）所示电路中，D触发器组成的六位移位寄存器输出Q6 Q5 Q4 Q3 Q2 Q1的初始状态为，触发器FF的初始状态为0 ，串行输入端子DSR=0。
请画出图(b)中A、Q、B的波形。 (a) (b) 说明：波形图如图(b)所示。 图(b) [7-7]分析图中所示电路并解释它们有多少个基址计数器？ (a) (b)说明：图(a)，状态转换序列[]=0?1?2?3?4?5?6?0，为7基计数器； 图(b)中，[]=6?7?8?9?10?11?12?13?14?15?6为十进制计数器； [7-8]分析如图所示电路的工作过程，画出CP 图输出对应的波形和状态（二进制代码形式，Qa为高位位）。 2.时序电路给出的代码是什么？ 3、时序电路给出的代码是什么样的？ 说明： 1、状态转换图为2、时序电路给出5421代码。 3、时序电路给出代码如下： 0000→0010→0100→0110→1000→0001→0011→0101→0111→1001→0000【7 -10】尝试用两个4位二进制计数器实现一个31位添加计数器分别采用清零法和设置法。 解决方案：答案已缩写。 [7-9]如图所示为集成异步计数器和计数器组成的电路。 请解释一下它们是什么基本计数器。
(a) (b) (c) 说明：图(a)，状态转换序列[]=0?1?2?0，是一个三进制计数器； 图(b)，状态转换序列[]=0?1?2?3?0是一个4基计数器； 图(c)是一个37碱基的计数器。 【7-11】该图显示了可变基址计数器。 其中有3线/8线解码器。 当S1=1时，进行译码操作，即从000变为111时，依次选择并输出低电平。 选择四个数据选择器之一。 我们看一下MN图：4个JK触发器组成一个二进制加法计数器。 当计数到[] = 10000时，满足使能条件，对[]的状态进行译码，通过4对1数据选择选择译码器的输出Y 在[MN]的控制下，选择的Y信号以低电平形式清零计数器。 不同的[MN]可以改变图中所示电路的计数系统。 详细信息请参见下表。 MN基 0 0 8 0 1 9 1 0 14 1 1 15 第八章存储器 [8-1] 填空 1. 根据构成材料的不同，存储器可分为磁芯存储器和半导体存储器两种类型。 磁芯存储器用于存储数据； 半导体存储器用于存储数据。 两者相比，前者一般容量较大； 而后者则具有速度快的特点。
2、半导体存储器按功能分为两种。 3. ROM主要由两部分组成： 和 。 按照不同的工作方式分类，ROM可分为三种类型： 、 、 。 4、一个EPROM有8条数据线和13条地址线，因此存储容量为。 5． DRAM 高速SRAM、集成SRAM。 6． DRAM即RAM，工作时刷新电路（需要、不需要）； SRAM就是RAM，工作时刷新电路（需要、不需要）。 7. FIFO的中文意思是。 解决办法：1、正、负剩磁，器件的切换状态大且快。 2. 只读存储器、随机存储器。 3、有地址译码器、存储矩阵、固定内容ROM、PROM、EPROM三种。 4.213×8。 5． 低于上述。 6． 动态，需要； 静态的，不需要。 7． 先进先出数据存储。 [8-2]图中是一个16×4位的ROM，是地址输入，数据输出。 试分别写出 D3、D2、D 的图： [8-3] 用 16×4 位 ROM 进行两个 2 位二进制数相乘（A1A0×B1B0 解：图 [8-4] 电路由三位二进制加法计数器和ROM组成如图(a) 1. 写出F1、F2、F3的输出表达式； 2．画出F1、F2、F3在CP作用下的波形（计数器的初始状态为“0”） (a) (b) 图：1.2. 图(b) [8-5] 使用ROM 实现全加器。
解：图第9章可编程逻辑器件和语言【9-1】简述CPLD和FPGA的结构特点？ 解决方案：CPLD采用AND-OR逻辑阵列加输出逻辑单元的结构形式； 而FPGA的电路结构是由多个独立的可编程逻辑模块组成，用户可以通过编程将这些模块连接成所需的数字系统。 CPLD具有粗粒度结构，FPGA具有细粒度结构。 CPLD是一种基于乘积术语的可编程结构，而在FPGA中，其基本逻辑单元LE由可编程查找表（LUT，Look-Up Table）组成。 LUT 本质上是一个 RAM。 【9-2】简述一下手工设计和PLD设计的流程？ 答： 答：手工设计：第一步设计电路，画逻辑图； 第二步是选择逻辑元件。 第三步是进行正确的连接。 PLD的设计流程：首先根据设计要求编写相应的逻辑表达式并绘制设计草图。 然后利用计算机上的PLD软件通过原理图输入法或硬件描述语言（HDL）输入法输入逻辑设计描述。 经过仿真验证后，下载到PLD器件中，最后通过外部实际输入输出对设计进行验证。 【9-3】利用PLD器件实现的电路的仿真结果如图所示。 请指出该电路的功能。 (a) (b) (c) 图示：图(a)为二选一数据选择器，图(b)为边沿型D触发器，图(c)为电平触发D触发器-翻牌。
【9-4】语言节目列表如下。 写出电路的逻辑函数并进行仿真。 计数（输出，数据，负载，复位，时钟）;[7：0]输出；输入[7：0]数据；输入负载，时钟，复位；reg[7：0]输出； @( clk) (!reset ) out = 8'h00;else if (load) out = data;else out = out - 1; 解：语言程序清单如下，写出电路的逻辑函数，并进行仿真。 计数（输出，数据，负载，复位，时钟）;[7：0]输出；输入[7：0]数据；输入负载，时钟，复位；reg[7：0]输出； @( clk) (!reset ) out = 8'h00; 否则如果（加载）输出=数据； 否则输出 = 输出 - 1； [9-5]语言程序列表如下。 写出电路的逻辑功能表并进行仿真。
伊玛（A，EN，Y）； [7:0] Y;输入 [2:0] A;输入 EN;reg[7:0] Y;电线 [3:0] temp={A,EN}; （临时）4'b0001 : Y=8' 4'b1001 : Y=8' 4'b0101 : Y=8' 4'b1101 : Y=8' 4'b0011 : Y=8' 4'b1011 : Y=8 ' 4'b0111 : Y=8' 4'b1111 : Y=8'b; ：Y=8'b； 解决方案：3输入8输出解码器。 仿真波形图参见(a)，仿真电路图参见(b)。 (a) 仿真波形图 (b) 仿真电路图 [9-6] 语言程序列表如下。 写出电路的逻辑功能表并进行仿真。 （Y，A）； [2:0] A;输入 [7:0] Y;reg [2:0] A;电线 [7:0] temp=Y; 情况（温度）8' A=3'b000 ;8' A=3'b100;8' A=3'b010;8' A=3'b110;8' A=3'b001;8' A=3' b101;8' A=3'b011;8'b: A=3'b111;=3'b000; 解决方案：8个输入和3个输出编码器。
仿真波形图参见(a)，仿真电路图参见(b)。 (a) 仿真波形图 (b) 仿真电路图 [9-7] 使用程序编写一个十六进制计数器并进行仿真。 第10章脉冲产生与转换电路 [10-1]试计算图中单稳态触发器的瞬态稳态时间，Rext=10k?，Cext=100nF。 说明：根据图中给出的参数，暂态稳定时间twtw==?10?103?100?10-9=[10-2] 图（a）是555定时器组成的单稳态触发电路。 1、简述其工作原理； 2. 计算临时稳态维持时间tw3。 画出uC和uO在输入ui作用下的波形如图(b)所示。 4、如果ui低电平维持时间为15ms，要求临时稳态维持时间tw保持不变，应采取什么措施？ (a) (b) 说明： 1. 工作原理（略）； 2、暂稳态维持时间tw==10ms； 3、uc、uo波形如下： 4、若ui低电平维持时间为15ms，要求暂稳态维持时间tw不变，可加微分电路[10-3] 】 图（a）是由555定时器和D触发器组成的电路。 请问：1、555定时器构成什么样的脉冲电路？ ？ 2、画出图(b)中uc、u01、u02的波形； 3. 计算u01和u02的频率。 (a) (b) 说明： 1. 555 定时器构成多谐振荡器 2. uc、uo1、uo2 的波形 3. uo1 的频率 f1 = uo2 的频率 f2 = 158Hz [10-4]是由 555 定时器组成的电路如图(a)所示，其中， .
回答下列问题： 1. 说出由 555 定时器组成的电路的名称。 2、若输入信号ui如图(b)所示，画出电路输出uo的波形。 (a) (b) 电路图： 1、本电路是由555定时器组成的施密特触发器。 …………………………（3分） 2、从电路图中可以看出，电路的阈值电压为。 在给定输入ui信号条件下，电路输出uo的波形如图(b)所示。 …………（3分） 图（b） [10-5] 由555定时器组成的施密特触发器如图（a）所示。 1、画出图(b)电路的电压传输特性曲线； 2、若输入ui为图(c)波形； 所示信号对应于输出uO的波形； 3. 应该怎样做才能使电路能够识别 ui 中的第二个尖峰？ 4、555定时器的哪个引脚可以得到与引脚3相同的信号，如何连接？ (a) (b) (c) 图(b) 解： 1.见图(b)。 2.见图(c)。 3. 为了使电路识别 uI 中的第二个尖峰，引脚 5 应连接到约 3V 的控制电压以降低阈值。 4、7脚，7脚与电源之间接上拉电阻。 [10-6]由555定时器组成的电子门铃电路如图所示。 按开关S使门铃Y响，举手后会持续一段时间。 1、计算门铃的响铃频率； 2、在电源电压VCC不变的情况下，为了延长门铃的响铃时间，可以改变电路中哪些元件参数？ 3、电路中电容C2、C3的作用是什么？ 说明：1、已知555定时器组成多谐振荡器，门铃振荡频率为2。R3和C4组成放电电路，增加这两个参数，延长放电时间常数。
3、电容C2起滤波作用，抑制电源中的高频干扰； 电容C3具有“通交流、隔直流”的功能。 [10-7]图为两个555定时器连接的延时报警器。 当开关S断开时，经过一定的延迟时间td后扬声器开始发声。 如果在延迟时间内开关闭合，扬声器将停止发声。 根据图中给出的参数，计算延迟时间td和扬声器发出声音的频率。 图：延迟时间内扬声器发出声音的频率 第十一章数模与模数转换器 [11-1] 填空 1. 8 位 D/A 转换器的输出电压为 5V当只有输入数字量的最高位为高电平时。 如果只有最低位为高，则输出电压为高。 如果输入为 ，则输出电压为 。 2. A/D 转换的一般步骤包括、、、、。 3、已知转换信号的上限频率为10kHZ，因此A/D转换器的采样频率应较高。 完成转换所需的时间应小于 。 4. 衡量A/D 转换器性能的两个主要指标是A 和D。 5． 逐次逼近型和双积分型两种A/D转换器具有抗干扰能力强、转换速度快的特点。 解决方法： 1. 40mV，。 2. 采样、保持、量化、编码。 3. 20kHz，. 4.准确、速度。 5． 双积分型、逐次逼近型。 【11-2】对于8位D/A转换器，如果最小输出电压增量为，则输入代码时输出电压uo为多少伏？ 如果其分辨率用百分比表示，则输出电压Uo=多少； 分辨率为1/(28-1)。
[11-3]如图所示为由四位二进制加法计数器、D/A转换器、电压比较器和控制门组成的数字峰值采样电路。 如果检测到的信号是三角波，尽量解释一下电路的工作原理（测量前在端子上加一个负脉冲，以清零计数器）。 电路正常工作对输出信号有哪些限制？ 说明：首先将二进制计数器清零，使uO=0。 添加输入信号（Ui>0），比较器A输出高电平，打开与门G，计数器开始计数，uO增加。 同时，uI也增加。 如果uI>uO，则继续计数，否则停止计数。 但只要uO没有达到输入信号的峰值，它就会增加。 只有当uO=uImax时，与门G才会关闭，从而得以维持。 【11-4】双积分A/D转换器如图所示。 请简述其工作原理，并回答下列问题： 1、若检测到的电压UI(max)=2V，可区分的最小电压为，则二进制计数器的容量应大于二进制计数器的个数必需的。 2. 若时钟频率fCP=，则采样时间T1=τ3。 如果fCP=，UI
微信扫一扫打赏
支付宝扫一扫打赏
