LLC原边的ZVS输出电容电路的基本条件分析

LLC的优点之一是可以在较宽的负载范围内实现原边零电压开通（ZVS），并且开通损耗理论上降低为零。 为了保证LLC原边的ZVS，需要满足以下三个基本条件：

1）上下开关管50%占空比，1800对称驱动电压波形；

2）感应谐振腔有足够的感应电流；

3) 必须有足够的死区时间来维持ZVS。

图a)是典型的LLC串联谐振电路。 图b)是感性负载下的工作波形。 由于在感性负载下电流相位会超前电压，因此保证了运行的ZVS。 为了保证工作在感性区域，谐振电感上的谐振电流必须足够大，以确保源极和漏极之间的等效寄生电容上存储的电荷能够在死区时间内完全释放。

当原边处于关断状态时，串联谐振电路中的谐振电流将对开关管的等效输出电容进行充放电。 两者均关断时的等效电路如下图：

通过分析上图，我们可以得出ZVS需要满足两个必要条件，如下：

虽然公式看起来很简单，但关于等效输出电容Ceq的一个实际事实是，等效寄生电容是源漏电压Vds的函数。 之前的文章已经对等效寄生电容进行了详细的理论和实践介绍。 。 ，也就是说等效电容值会随着Vds的变化而变化。 如下图所示，以如下为例：

LLC串联谐振电路的Vds放电过程分为四个阶段，如下图所示，（一）380V-300V； （二）300V-200V； （三）200V-100V； (四)100V-0V。

从图中可以看出，(I)和(IV)两部分占据了近2/3的Vds放电时间。 此时谐振腔的电感电流基本不变。 这两部分占据了大部分Vds放电时间的主要原因是，当Vds下降到接近0时，MOFET源极和漏极之间的寄生电容Coss会呈指数增长。 因此，要完全释放这部分电荷，需要更长的LLC谐振周期和释放时间。

因此，选择合适的（足够小的等效寄生电容）对于ZVS的实现至关重要，特别是当Vds接近0时，等效输出电容必须足够小，这样可以进一步减少死区时间，提高LLC生产率。

下图进一步说明了如何选择合适的ZVS解决方案。

图(a)：理想ZVS波形；

图(b)：Vds并未降至0，但出现了Vgs。 在这种情况下，LLC串联谐振将导致硬开关。 对策需要减小变压器的励磁电流，或者适当增大死区时间（如果选用IC，死区时间一般是固定的）；

图(c)：实现了ZVS，但谐振腔中的电流不足以维持体内二极管的持续导通。

图（d）死区时间太长，会降低整个LLC的工作效率。

总之，等效输出电容对于LLC原边ZVS的实现至关重要。 如果选择的话，需要仔细计算、调试和设置谐振腔，并选择适当的死区时间以覆盖所有负载应用范围。 在实际应用中，可以通过设计对稳态工作的硬开关进行修改，以达到稳定工作的设计目的。 然而，启动过程中的硬开关（从高频到低频的软启动），特别是启动过程中的前几个开关周期，对于某些设计和解决方案来说是不可避免的。

公众号推荐：电源研发精英圈（已关注5W+电源工程师）

张飞的实用电子产品