mos驱动电阻的下限值驱动电路结构框架

1.栅极驱动部分

常用的mos管驱动电路结构如图1所示，驱动信号经过图腾柱放大后，通过驱动电阻Rg驱动，驱动mos管。 其中，Lk为驱动电路的感抗，一般包括mos管引脚的感抗、PCB走线的感抗等。目前很多应用中，图腾柱本身是用来放大驱动信号的还封装在特殊的驱动芯片中。 本文要回答的问题是如何针对某个功率管合理设计相应的驱动电路（如驱动电阻阻值的计算、驱动芯片的选择等）。

注1：图中Rpd为mos管栅源极下拉电阻。 它的作用是为mos管栅极上积累的电荷提供漏电电路。 一般该值在10k~几十kk的量级。 由于这个电阻阻值较大，所以对mos管的开关瞬态工作基本没有影响。 因此，后面分析mos的开关瞬态时，忽略Rpd的影响。

注2：Cgd、Cgs、Cds是mos管的三个寄生电容。 在考虑mos管的开关瞬态时，这三个电容的影响至关重要。

1.1 驱动电阻下限值

驱动电阻下限的计算原则是：驱动电阻必须在驱动电路中提供足够的阻尼，以阻尼MOS导通瞬间驱动电流的振荡。

当mos导通时，Vcc通过驱动电阻对Cgs充电，如图2所示（忽略Rpd的影响）。 根据图2，s域中循环的相应方程可写为：

根据式（1），可求解​​ig并转化为典型二阶系统的形式。

根据式（2），二阶系统的阻尼比可求解为：

为了保证驱动电流ig不振荡，系统的阻尼比必须大于1。根据式(3)可解：

方程(4)给出了驱动电阻Rg的下限。 式（4）中，Cgs为mos管的寄生电容gs。 其值可以在mos管的对应表中查到。 Lk为驱动电路的感抗，一般包括mos管引脚的感抗、PCB走线的感抗、驱动芯片引脚的感抗等，其精确值往往很难确定，但数量级一般在几十nH左右。 因此，在实际设计中，一般根据式（4）计算出Rg下限的大致范围，然后通过实际实验，以驱动电流不振荡为情况危急。

图2 mos导通时的驱动电流

1.2 驱动电阻上限

驱动电阻上限值的计算原理是为了防止mos管关断时产生较大的dV/dt，导致mos管再次误导通。

当mos管关断时，其DS之间的电压从0上升到Vds(off)，因此存在很大的dV/dt。 根据公式：i=CdV/dt，这个dV/dt会在Cgd上产生大量的dV/dt。 大电流igd，如图3所示。

图3 mos关断时对应电流

电流igd会流过驱动电阻Rg，在mos管GS之间引入电压。 当电压高于mos管的阈值电压Vth时，mos管就会误导通。 为了防止mos管误导通，需要满足以下条件：

方程（6）给出了驱动电阻Rg的上限。 式（6）中，Cgd为mos管gd的寄生电容，Vth为mos管的阈值电压，可以在对应中查到，dV/dt是根据MOS管的DS电压可得电路实际工作时的mos和mos管关断时DS电压的上升时间（这个时间一般可以在图中找到）。

从上面的分析可以看出，当MOS管关断时，为了防止其意外导通，应尽量减小关断时驱动电路的阻抗。 基于这个思想，下面给出两个非常常用的改进电路，可以有效避免mos关闭时误打开的问题。

图4 改进电路1

图4所示的改进电路1具有与驱动电阻反并联的二极管。 当mos关断时，关断电流会流过二极管Doff，因此mos管gs的电压就是二极管的导通压降，一般为0.7V，远小于阈值电压MOS管（一般在2.5V以上），有效避免MOS管误导通。

图5 改进电路2

图5所示的改进电路2在驱动电路中增加了导通二极管Don和关断晶体管Qoff。 当mos关断时，Qoff导通，关断电流会流过三极管Qoff，从而将mos三极管gs的电压钳制在地电平附近，从而有效防止mos误动作打开。

1.3 驱动电阻值的选择

根据1.1和1.2节的分析，我们可以找到mos管驱动电阻的上限和下限。 一般来说，mos管驱动电阻的取值范围在5~100欧姆之间，那么在这个范围内如何进一步优化电阻值的选择呢？ 这必须从损失的角度来考虑。 当驱动电阻阻值较大时，MOS管的开通和关断时间较长（如图6所示），开关时刻电压和电流重叠时间较大，从而产生开关损耗。 越大（如图7所示）。 因此，在保证驱动电阻能够提供足够的阻尼以防止驱动电流振荡的前提下，驱动电阻应尽可能小。

图6 Mos开关时间随驱动电阻变化

例如，通过式(4)和(6)的计算，驱动电阻的下限为5欧姆，上限为100欧姆。 那么考虑到一定的余量，驱动电阻设置为10欧姆比较合适。 但如果驱动电阻太大（例如超过50欧姆），从损耗的角度来看肯定是不合适的。

1.4 驱动芯片的选择

对于驱动芯片，选型主要考虑以下技术参数：驱动电流、功耗、传输延迟时间等。对于隔离驱动器，还应考虑原副边隔离电压、瞬态共模抑制等（模式） 。 下面将分别介绍。

最大电流

当mos管导通时，根据图2，可以得到mos导通瞬间的驱动电流ig（忽略Lk的影响）

其中，ΔVgs为驱动电压的摆幅。 在选择驱动芯片时，最重要的一点是驱动芯片能够提供的最大电流必须超过式（7）得到的电流，即驱动芯片必须具有足够的“驱动能力”。

能量消耗

驱动功率计算表达式如下：

其中，Qg为栅极充电电荷，可查得，ΔVgs为驱动电压摆幅，fs为mos开关频率。 实际选择驱动芯片时，驱动芯片所能提供的功率应大于式（8）计算出的功率。 同时，还必须考虑环境温度的影响，因为大多数驱动芯片提供的功率会随着环境温度的升高而降额，如图8所示。

图8 驱动器允许功率损耗随环境温度升高而降低

传输延迟（Delay）

所谓传输延迟是指驱动芯片输出的上升沿和下降沿相对于输入信号延迟一段时间。 相应的波形如图9所示。关于传输延迟，我们一般希望有两点：1）实际传输延迟应尽可能短。 2）“开启”传输延迟和“关闭”传输延迟之间的一致性应尽可能好。

图9 驱动芯片输入输出传输延时

我们来说说第二点。 如果开启和关闭传输延迟不一致会有什么影响？ 我们以常用的IGBT驱动器和光耦为例，给出其传输延迟数据，如图10所示。

图10 传输延迟数据

从图10可以看出，开启传输延时一般为1us，最大为1.5us； 关断传输延时一般为1us，最大为1.5us。 其开通和关断延迟的一致性很差，这会对死区时间产生很大的影响。 假设输入驱动器死区设置为1.5us。 那么IGBT的GE级实际驱动死区时间最大为2us（下管开通延时1.5us，上管关断延时1us），最小也只有1us（下管开通延时1us，上管关断延迟时间1.5us)。 这就导致实际达到IGBT GE级别的死区时间不一致。因此，在设计死区时间时，应充分考虑驱动芯片本身传输延迟的不一致，以避免由此产生的死区时间。

桥臂直通时间太短造成。

一次、二次绝缘电压

对于隔离驱动器（光耦隔离、磁耦合隔离）。需要考虑原边和副边的绝缘电压。 一般工程中都会给出绝缘电压。

相关要求。 如果没有相关要求，一般建议绝缘电压为mos电压额定值的两倍以上。

2、外围保护电路

R7的作用：防静电影响MOS。 管子的DG和GS之间有结电容。 DS 之间的电压将为电容器充电。 这样，G极积累的静电电压就会不断增加，直至MOS管导通。 当电压高时，可能会损坏管子。 同时为结电容提供放电通道，可以加快MOS开关速度。 电阻值一般在几千左右。

R6和D3的作用：当MOS关断时，该电路快速放电栅极结电容的电荷，栅极电位迅速下降，从而加快MOS开关速度。 另外，在高频时，输入阻抗会减小，在一定频率范围内会变成负阻，从而产生振荡。 该电阻可以减少振荡。 R6的阻值一般较小，从几欧姆到几十欧姆不等。

C11、R8、d5的作用：MOS有分布电感，关断时会有反向峰值电压。 Rc部分是用来吸收尖波的，这种设计为这个反向峰值提供了一个释放回路。 D5是为了防止mos高压击穿。 经过实验，去掉这个环路后波形振荡很大。

3、减少振铃的方法

三种方法：

3.1 PCB设计

减小VCC、GND和MOS之间的距离

影响：

3.2 栅极/自举电阻

两个电阻的原理图如下：

该设计的特点是增加了开启时间而不影响关闭时间。 增加电阻可以减少振铃，但会增加损耗，并且不会改变振铃频率，因为它只是用来吸收能量。

下面是振铃幅度和能量损失的示意图：

影响：

3.3 添加开关阻尼RC

原理图，示意图

RC的选择可以根据示波器上测得的振铃频率来计算：

减少振铃效果：

3.4 添加共源电感

这种方法的缺点是电感值难以调整，损耗较大。

‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍

‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍‍

4. 一些常见波形

工作在线性区，损耗是巨大的。 原因可能是布线太长，电感太大。

高频振铃严重

上升沿和下降沿缓慢，可能是驱动芯片的驱动能力太差或栅极驱动电阻太大。

振铃方波，边沿陡，开关速度快，损耗小，栅极电阻可稍加大

测量的是上管的驱动。 由于自举电容较小，提供的电荷不足，无法保证GD之间的电压。

完美波形

5.缓冲电路类型

关于缓冲电路

基本拓扑电路中一般不存在吸收缓冲电路，但实际电路中一般有吸收缓冲电路。 吸收和缓冲是工程需求，而不是拓扑需求。

吸收和缓冲作用：

●防止器件损坏、吸收防止电压击穿、缓冲防止电流击穿

●使功率器件远离危险工作区域，以提高可靠性

●减少（开关）器件损耗，或实现一定程度的软开关

●降低di/dt和dv/dt，减少振铃，提高EMI质量

●降低di/dt和dv/dt，减少振铃，提高EMI质量

也就是说，防止器件损坏只是吸收和缓冲的功能之一，其他功能也很有价值。

吸收

吸收用于电压尖峰。

电压尖峰的原因：

●电压尖峰是由电感续流引起的。

●引起电压尖峰的电感可能是：变压器漏感、线路分布电感、器件等效模型中的感性元件等。

●引起电压尖峰的电流可能是：拓扑电流、二极管反向恢复电流、不合适的谐振电流等。

减少电压尖峰的主要措施有：

●减少可能引起电压尖峰的电感，如漏感、接线电感等。

●减少可能引起电压尖峰的电流，如二极管反向恢复电流等。

●如果可能，将上述电感能量转移到其他地方。

●采取上述措施后，电压尖峰仍然无法接受，应考虑吸收作为最后手段。吸收是最后手段的技术措施

拓扑吸收

开关管Q1、拓扑续流二极管D1和无损拓扑电容C2在布线上形成尽可能短的吸收回路。

拓扑吸收的特点：

●同时，Q1和D1的电压尖峰和振铃被降至最低。

●拓扑吸收为无损吸收，效率高。

●吸收电容C2的取值范围很广。

●拓扑吸收是硬开关，因为拓扑是硬开关。

体二极管反向恢复吸收

开关器件体二极管的反向恢复特性工作在关断电压的上升沿，具有减少电压尖峰的吸收作用。

RC吸收

●RC吸收的本质是阻尼吸收。

●有人认为R是限流作用，C是吸收作用。 实际情况恰恰相反。

●电阻R最重要的作用是产生阻尼和吸收电压尖峰的谐振能量。 它是一种功率器件。

●电容C的作用不是吸收电压，而是为R阻尼提供能量通道。

●RC吸收与谐振电路并联。 C提供共振能量通道。 C的大小决定了吸收的程度。 最终目的是使R形成功率吸收。

●对应于特定的吸收环境和特定的电容C的大小，存在一个最佳的电阻R的大小，以形成最大的阻尼并获得最低的电压尖峰。

●RC吸收是无方向性吸收，因此RC吸收不仅可以用于单向电路吸收，还可以用于双向或对称电路吸收。

RC吸收设计

●RC吸收设计方法的难点在于吸收与太多因素有关，如漏感、绕组结构、分布电感和电容、器件等效电感和电容、电流、电压、功率电平、di/dt、 dv/dt、频率、二极管反向恢复特性等。其中一些因素导致很难获得准确的设计参数。

●例如，对于二极管反压的吸收，即使其他条件完全相同，使用不同型号的二极管所需的RC吸收参数也可能有很大差异。 很难得出通用的计算公式。

●R的功率损耗可粗略估计如下：

Ps = FCU2

其中U是吸收环路拓扑的反射电压。

●在工程中，一般通过计算或仿真得到初步参数后，必须根据实际接线在板上调试得到最终的设计参数。

RCD吸收

特征

●RCD吸收不是阻尼吸收，而是依靠非线性开关D直接破坏形成电压尖峰的谐振条件，将电压尖峰控制在任意需要的水平。

●C的大小决定了吸收效果（电压尖峰），也决定了吸收功率（即R的热功率）。

●R的作用只是将吸收的能量以热的形式消耗掉。 其阻值最小值应满足开关管的限流要求，最大值应满足PWM反向RC放电周期的需要。 该范围内的值对吸收效果影响不大。

●RCD吸收将对被保护开关器件实现一定程度的软关断。 这是因为关断瞬间开关器件上的电压，即吸收电容C上的电压等于0，关断动作会形成一个充电过程中，电压恢复延迟，dv/dt减小，实现软关断。

不适合

●RCD吸收一般不适合反激式拓扑吸收，因为RCD吸收可能与反激式拓扑发生冲突。

●RCD吸收一般不适合吸收二极管反向电压尖峰，因为RCD吸收作用可能会加剧二极管反向恢复电流。

钳位吸收

RCD钳位

●虽然RCD钳位电路和RCD吸收电路可以完全相同，但元件参数和工作条件却完全不同。 RCD吸收的RC时间常数远小于PWM周期，而RCD钳位的RC时间常数远大于PWM周期。

●与RCD吸收电容的满充和满放条件不同，RCD钳位电容可以被视为电压源。 其RC充放电幅度的谷值应不小于拓扑反射电压，峰值为钳位电压。

● 由于RCD 钳位在PWM 电压的上升沿或下降沿均不工作，而仅在电压尖峰出现时才工作，因此RCD 钳位是一种高效吸收器。

齐纳钳位

●多种形式的齐纳钳位。

●齐纳钳位仅在电压尖峰期间工作并高效吸收电压尖峰。

●在某些情况下，齐纳钳位需要考虑齐纳二极管的反向恢复特性对电路的影响。

●齐纳吸收需要注意吸收功率的匹配。 如有必要，可采用有源功率器件组成大功率等效电路。

无损吸收

无损吸收的条件